Transistor Transistor Logic (TTL)
TTL comme indiqué ci-dessus signifie la logique du transistor transistor. Il s'agit d'une famille logique implémentée avec une technologie de processus bipolaire qui combine ou intègre des transistors NPN, des diodes de jonction PN et des résistances diffusées dans une seule structure monolithique pour obtenir la fonction logique souhaitée. La porte NAND est l'élément de base de cette famille logique. Les sous-familles différentes de cette famille logique, comme indiqué précédemment, comprennent le TTL standard, le TTL à faible puissance, le TTL à haute puissance, le Schottky TTL à faible puissance, le Schottky TTL, le Schottky TTL avancé à faible puissance, le Schottky TTL avancé et le TTL rapide. Dans les paragraphes suivants, nous décrirons brièvement chacune de ces sous-familles en termes de structure interne et de paramètres caractéristiques.TTL standard
La figure 5.6 montre le schéma interne d'une porte NAND TTL standard. Il s'agit de l'un des quatre circuits du 5400/7400, qui est une porte NAND quadruple à deux entrées. Le circuit fonctionne comme suit. Le transistor Q1 est un transistor NPN à deux émetteurs, ce qui équivaut à deux transistors NPN avec leurs bornes de base et d'émetteur liées ensemble. Les deux émetteurs sont les deux entrées de la porte NAND. Les diodes D2 et D3 sont utilisées pour limiter les tensions d'entrée négatives. Nous allons maintenant examiner le comportement du circuit pour différents états logiques possibles aux deux entrées.
Fonctionnement du circuit
Lorsque les deux entrées sont à l'état logique HAUT comme spécifié par la famille TTL (VIH = 2 V minimum), le courant circule à travers la diode de jonction PN base-collecteur du transistor Q1 dans la base du transistor Q2. Le transistor Q2 est passant à la saturation, avec pour résultat que le transistor Q3 est bloqué et le transistor Q4 est passant. Cela produit une logique BAS à la sortie, avec VOL étant de 0,4 V maximum quand il absorbe un courant de 16 mA à partir de charges externes représentées par des entrées de fonctions logiques pilotées par la sortie. L'action de descente de courant est représentée sur la figure 5.7 (a). Le transistor Q4 est également appelé transistor à abaissement de courant ou à abaissement de courant, pour des raisons évidentes. La diode D1 est utilisée pour empêcher le transistor Q3 de conduire même une petite quantité de courant lorsque la sortie est BAS.Lorsque la sortie est BAS, Q4 est en saturation et Q3 conduira légèrement en l'absence de D1. De plus, le courant d'entrée IIH à l'état HAUT n'est rien d'autre que le courant de fuite de la diode à jonction polarisée en inverse et est généralement de 40 µA.
Lorsque l'une des deux entrées ou les deux entrées sont à l'état logique BAS,
la région base-émetteur de Q1 conduit le courant, conduisant Q2 à la coupure dans
le processus. Lorsque Q2 est à l'état de coupure, Q3 est conduit à la conduction
et Q4 à la coupure. Cela produit une sortie logique HAUTE avec VOH(min.) = 2,4 V
garanti pour une tension d'alimentation minimale VCC et un courant source de 400 A.
L'action de recherche de courant est indiquée sur la figure 5.7 (b). Le transistor Q3
est également appelé transistor de source de courant ou de pull-up. De plus, le courant
d'entrée de niveau BAS IIL, donné par (VCC −VBE1 / R1, est de 1,6 mA (max.) Pour VCC
maximum.
figure 5.7 (b):
Etage de sortie Totem-Pole
Les transistors Q3 et Q4 constituent ce que l'on appelle un agencement
de sortie totem-pole. Dans un tel agencement, Q3 ou Q4 conduit à la fois
en fonction de l'état logique des entrées.
La disposition totem-pôle à la sortie présente certains avantages distincts.
Le principal avantage de l'utilisation d'une connexion totem-pôle est qu'elle
offre une faible impédance de sortie dans les états de sortie HAUT et BAS.
À l'état HAUT, Q3 agit comme un émetteur suiveur et a une impédance de sortie
d'environ 70.
Dans l'état BAS, Q4 est saturé et l'impédance de sortie est d'environ 10.
En raison de la faible impédance de sortie, toute capacité parasite
à la sortie peut être chargée ou déchargée très rapidement
grâce à cette faible impédance, permettant ainsi des transitions
rapides à la sortie d'un état à l'autre.
Un autre avantage est que, lorsque la sortie est dans l'état logique BAS,
le transistor Q4 devrait conduire un courant assez important si son collecteur
était relié à VCC via R3 uniquement. Un Q3 non conducteur surmonte ce problème.
Un inconvénient de la configuration de sortie totem-pôle résulte du fait
que l'action de coupure de Q4 est plus lente que l'action de mise en marche de Q3.
De ce fait, il y aura une petite fraction de temps, de l'ordre de quelques
nanosecondes, lorsque les deux transistors seront conducteurs, tirant ainsi
un courant important de l'alimentation
Enregistrer un commentaire